〈윈스펙 반도체 회로설계 3일 완성 스터디〉 1일차 학습일지

저는 반도체는 특히 전공도, 지식도 많이 부족하다는 걸 느껴서 이번 원스펙 스터디를 신청하게 되었습니다.
오늘 수업에서 가장 인상 깊었던 부분은 Combinational logic(조합회로)과 Sequential logic(순차회로)의 차이였습니다. 조합회로는 clock의 개입 없이 입력값만으로 출력이 결정되는 회로인 반면, 순차회로는 clock이 개입하고 기억소자(Flip-flop) 가 추가된 회로라는 점이 핵심이었습니다. 슬라이드의 타이밍 다이어그램을 보면서 Flip-flop이 현재 상태를 다음 cycle로 전달하고, clock의 rising/falling edge에 동기화되어 동작한다는 흐름을 시각적으로 이해할 수 있었습니다. D0 → D1 → D2로 데이터가 한 클럭씩 밀려가는 그림이 특히 직관적이었습니다. 이어서 명령어 수행 과정(Instruction Cycle) 도 배웠습니다. IF → ID → EX → MEM → WB로 이어지는 5단계 파이프라인 구조를 공부하면서, IF 단계에서 하드웨어가 명령어를 계속해서 끌어오며 처리한다는 흐름이 비로소 머릿속에 그려졌습니다. Throughput이 단위 시간당 처리량을 의미한다는 것도 이 맥락에서 자연스럽게 연결되었습니다. 또한 RTL(Register Transfer Level) 이 레지스터 사이의 동작과 연결을 기술해 디지털 회로를 표현하는 방식이며, 이를 구현하는 언어가 HDL(Verilog 등) 이라는 것도 새롭게 정리되었습니다. Verilog 시뮬레이션을 통해 코드가 실제 회로 동작으로 이어지는 과정을 확인할 수 있어서 더욱 흥미로웠습니다.
단순 암기가 아니라, CPU 내부의 Control부·ALU·버스 시스템이 유기적으로 맞물리는 구조를 이해하는 시간이었습니다. 공정 설비의 명령 처리 흐름이나 이상 발생 시 데이터 흐름을 분석하는 데도 분명 도움이 될 것 같습니다. 필기하면서 들었고, 내일 꼭 다시 복습해서 기억에 오래 남기려 합니다. 3일 동안 전문가처럼 공부하겠습니다!