반도체 #회로설계 #Verilog #RTL #윈스펙 #이공계
input 포트에 들어가는 값은 누가넣어주는걸까?
->Testbench
DUT(Design Under Test)= Testbench의 인스턴스
Testbench의 기능 2가지
-우리가 만든 block input에 값을 넣어줄수있다
-연산되서 나온 output 값을 센싱 할수있다
initial 문은 신호의 초기값을 할당할때 사용
합성이 불가능해서 실제회로에는 사용불가 testbench에만 사용
timescale a / b
a 단위로 신호를 설정, b단위로 chasing 가능하다
valid 1일때 유효값인걸 알리고 0일때 실행x
"%d/n" 에서 %d는 10진수로 출력하겠다는뜻 /n은 개행을 의미 (한줄로 쭉 쓴다)
기본적으로 2진수로 표현되기 때문에 진수 표현 방법을 바꿀수있다.
타임스케일-모듈이름-클럭,리셋-데이터(레지스터 등)-initial-클럭-adder 모듈--endmodule
대략 이런 순서로 rtl 진행
강의에서 나온 testbench 코드원리를 한줄씩 분석해보면서 어떤 기능을 하고 어떤 상황에 사용해야할지
감을 잡을수있는 좋은 기회였습니다.
0
0
댓글 0