〈윈스펙 반도체 회로설계 3일 완성 스터디〉 2일차 학습일지

Verilog HDL 기초 문법을 배우면서 HW 회로의 흐름 동작을 어떻게 시뮬레이션 하는지 알 수 있었습니다. 기본적으로 사용되고 있는 게이트 회로의 동작이나 먹스의 동작을 Verilog를 통해 직접 시뮬레이션을 돌리고 회로가 정상 동작하는지, 오류는 없는지를 파악할 수 있다는 것이 신기했습니다. 다양한 회로들을 연결해서 내가 만든 회로의 동작을 확인할 수 있다는 것이 너무 신기했고, 정말 사용해보고 싶었습니다.

Verliog에서도 C언어와 비슷한 명령들이 많았지만 C언어에서는 나눗셈을 자주쓰는 반면, Verliog에서는 나눗셈보단 처리하기 쉽도록 shift를 사용하는 것을 깨달았습니다.

또, 정수 표현의 signed와 음수 표현의 unsigned의 사용 차이점을 알았고, 같은 연산자를 사용하거나 또는 달러를 이용해 계산을 해야만이 오류가 나지 않는 다는 것을 배웠습니다.

#반도체 #회로설계 #Verilog #RTL #윈스펙 #이공계