〈윈스펙 반도체 회로설계 3일 완성 스터디〉 1일차 학습일지

1일차 강의에서는 반도체 회로설계를 이해하기 위한 기본 개념으로 HW와 RTL의 개념을 학습했습니다. 먼저 범용 컴퓨터가 명령어를 순차적으로 처리하는 구조와 동작 흐름을 배우며, 특정 연산을 빠르고 효율적으로 수행하기 위해 전용 하드웨어가 필요한 이유를 이해할 수 있었습니다. 이를 통해 Hardware IP가 단순한 부품이 아니라, 반복적으로 활용 가능한 회로 설계 자산이라는 점을 알게 되었습니다.

또한 HDL이 일반적인 프로그래밍 언어처럼 순서대로 실행되는 것이 아니라, 하드웨어의 구조와 동작을 표현하는 언어라는 점이 인상 깊었습니다. 특히 RTL은 레지스터 간 데이터 이동과 조합논리의 동작을 표현하는 단계라는 점을 배우며, 회로설계가 단순히 코드를 작성하는 것이 아니라 실제 회로의 흐름을 설계하는 과정임을 느꼈습니다. 앞으로 Verilog 실습을 진행할 때도 코드가 어떤 하드웨어 구조로 연결되는지 생각하며 학습해야겠다고 느꼈습니다.

#반도체 #회로설계 #Verilog #RTL #윈스펙 #이공계