〈윈스펙 반도체 회로설계 3일 완성 스터디〉 1일차 학습일지

학부 시절 회로 실험과 설계 과목을 좋아했어서, 회로 설계로 직무 방향성을 잡고 나아가고자 하였으나 분야마다 조금씩 달라 어렵더라구요.. 반도체쪽은 전공도 지식도 무지해서 이번에 스터디 신청하게 되었습니다! 전공 시간에 배웠던 클럭의 주기, 그리고 HW의 구조를 다시 알게 되었습니다. IF 하드웨어는 계속해서 끌고 나가는 것으로 이해했습니다. (계속해서 1,2,3 번째 명령어를 끌고와서 점유되어 일하는?) throughput이란 단위 시간 당 추가량?을 의미합니다. 또한 verilog 코드를 시뮬레이션을 통해 알 수 있었습니다. RTL은 레지스터 사이의 동작과 연결을 기술하여 디지털 회로를 표현하는 방식이며, 이를 설계하기 위한 언어가 HDL임을 알게 되었습니다..!!

원스펙에서 매번 이런 이공계의 다양한 분야에 대해 스터디와 강의를 open해주셔서 감사할 따름!!

필기하면서 강의 들었고, 내일 다시 복습하면 기억에 오래 남지 않을까합니다!

3일동안 열심히 달려 보겠습니다!!

 

#반도체 #회로설계 #Verilog #RTL #윈스펙 #이공계

 

〈윈스펙 반도체 회로설계 3일 완성 스터디〉 1일차 학습일지〈윈스펙 반도체 회로설계 3일 완성 스터디〉 1일차 학습일지

0
0
댓글 0