3일 완성 반도체 회로설계 스터디 후기

#반도체 #회로설계 #Verilog #RTL #윈스펙 #이공계

짧은 시간안에 전체적인 컴퓨터 구조론 부터 구체적 Verilog 코드 작성 및 Testbench 작성법까지 학습했습니다. 이를 통해 디지털 회로 설계 직무에 대해 간접적으로 이해할 수 있었습니다. 특히 단순히 코드를 나열하는 것이 아닌 어느 때 무엇이 쓰이고 주의할 점 등을 언급해주신다는 점이 인상깊었습니다. wire와 reg의 차이점을 학습하였고 구체적으로 실제 해당 tool을 사용하며 코드를 작성하고 어떤 식으로 run을 돌리는지 알 수 있었습니다. 조합회로와 순차회로의 차이에 대해서도 학습함으로써 코드 그 자체에 국한되지 않는 것이 장점이었습니다.