<윈스펙 반도체 회로설계 3일 완성 스터디> 3일차 학습일지

이번 스터디에서는 테스트벤치와 시뮬레이션에 대해서 배웠습니다. 

테스트벤치 작성법과 initial 문의 사용법, clock과 reset, valid 세팅 법,  timescale의 의미, 그 외에도 file write와 시뮬레이션을 보는 법 등을 배울 수 있었습니다. 

실제 테스트벤치를 통해 시뮬레이션을 하는 모습을 하나하나 보여주면서 강의하셔서 더욱 이해하기 쉬웠고 시뮬레이션에서 radix를 변경하는 법이나 설정 방법 등을 직접 보여주셔서 좋았습니다.

이렇게 윈스펙에서 열어주는 반도체 회로설계 스터디를 통해 Verilog를 배울 수 있어서 너무 좋았습니다. RTL도 배우고 이공계 취업 준비를 더욱 잘 할 수 있게 된 것 같아 너무 감사합니다.

#반도체#회로설계#Verilog#RTL#윈스펙#이공계