#반도체 #회로설계 #Verilog #RTL #윈스펙 #이공계4
검증 방법 및 구체적인 절차 등에 대해 학습했습니다. 회로를 설계함에 있어서 검증 만큼 중요한 것이 없다고 생각합니다. 특정지점에서 성능이 좋더라도 전체적으로 동작하는데 문제 없는지 판별하는 것이 중요하다고 생각합니다. 해당 3차시 강의에서는 구체적으로 어떤 문법과 어떤 방식 및 순서로 검증이 이루어지는지 학습했습니다. 클록은 어떻게 생성하고 처음 1ns로 틀이 정해져있기에 이에 따라 몇 칸 마다 토글 시켜서 주기를 결정할 수 있는지에 대해서도 학습했으며 마지막에는 실제 예시와 코드를 보여주심으로써 실제 코드가 어떻게 운영되는지 실질적으로 확인할 수 있었습니다.
0
0
댓글 0