스터디 전/후 변화 (배운 점, 느낀 점)
스터디에 참여하기 전에는 화학 전공자로서 반도체나 회로설계 분야에 대한 이해가 거의 없는 상태였습니다. Verilog나 RTL 같은 용어도 낯설어서 어디서부터 접근해야 할지 막막하게 느껴졌습니다. 하지만 이번 윈스펙 스터디를 통해 컴퓨터 구조부터 시작해 회로 설계의 전체 흐름을 단계적으로 배우면서, 개념들이 점점 연결되기 시작했습니다. 특히 Verilog를 활용해 직접 코드를 작성하고 시뮬레이션까지 경험해보면서, 단순한 이론이 아니라 실제 설계와 검증 과정에 대한 감각을 익힐 수 있었습니다. 비전공자인 저도 충분히 따라갈 수 있었다는 점에서 이공계 융합 학습의 가능성을 느꼈고, 반도체 분야에 대한 심리적 장벽도 많이 낮아졌습니다.
기억에 남는 강의 내용
가장 기억에 남는 강의 내용은 Testbench를 활용한 시뮬레이션과 디버깅 과정이었습니다. 설계한 회로가 예상대로 동작하는지 검증하고, 오류가 발생했을 때 신호를 하나씩 추적하며 원인을 찾아가는 과정이 매우 인상적이었습니다. 또한 Verilog에서의 데이터 형, 비트 표현, 연산자 사용법을 배우면서 코드 한 줄에도 명확한 설계 의도가 담긴다는 점을 체감할 수 있었습니다. 이러한 과정은 단순한 프로그래밍이 아니라, 실제 하드웨어 동작을 설계하는 작업이라는 점에서 더욱 흥미롭게 다가왔습니다.
향후 활용 계획 또는 취업 다짐
앞으로는 이번 스터디에서 배운 내용을 바탕으로 Verilog와 RTL 설계를 꾸준히 복습하고, 간단한 회로를 직접 구현해보며 이해도를 높일 계획입니다. 나아가 화학 전공 지식을 살려 반도체 소재나 나노소재 분야와 회로 설계를 연결할 수 있는 방향도 고민해보고자 합니다. 이번 경험을 계기로 반도체 분야에 대한 진로를 보다 구체적으로 탐색해보고, 관련 역량을 지속적으로 쌓아 취업까지 이어질 수 있도록 노력할 계획입니다.
반도체 #회로설계 #Verilog #RTL #윈스펙 #이공계
