〈윈스펙 반도체 회로설계 3일 완성 스터디〉 3일차 학습일지

3일차 수업에서는 testbensh를 작성하는 법부터 시뮬레이션까지 돌리는 법에 대해서 배웠습니다. 

initial과 time은 시뮬레이션에서만 사용되며 initial의 가장 처음은 시뮬레이션의 시작점을 의미한다는 것을 알았습니다. clk과 reset, valid 값이 어떻게 시뮬레이션 되고 있는지 테스트를 통해 보여주셔서 전체 시뮬레이션의 흐름이 어떻게 진행되는지 파악할 수 있었습니다. 또 testbench 신호의 숫자 표기법을 바꾸는 방법을 알려주심으로써 아주 유용하게 원하는 진수로 바꿀 수 있었습니다. 

전 진짜 코딩이랑 극과 극인데 하나부터 세세하게 알려주셔서 완전 초보자인 저도 따라할 수 있었습니다. 각 명령어들이 어떤 의미를 가지고 어떤 역할을 하는지, 왜 이런 함수를 써야하는지, 그러므로써 나오는 값이 왜 이렇게 되는지 자세히 설명해주셔서 이해하는데 크게 어렵지 않았던 것 같습니다.

#반도체 #회로설계 #Verilog #RTL #윈스펙 #이공계